PATENT ABSTRACTS OF JAPAN

(6)

(11)Publication number:

07-231103

(43)Date of publication of application: 29.08.1995

(51)Int.CI.

H01L 29/84 G01P 15/125

(21)Application number: 06-320622

(71)Applicant: NIPPONDENSO CO LTD

(22)Date of filing:

22.12.1994

(72)Inventor: KANO KAZUHIKO

TAKEUCHI YUKIHIRO

(30)Priority

Priority number: 05326596


Priority date: 24.12.1993

Priority country: JP

(54) SEMICONDUCTOR DYNAMIC-QUANTITY SENSOR APPARATUS AND MANUFACTURE THEREOF (57)Abstract:

apparatus having a structure which can decrease the residual stress at a beam-shaped part without heat treatment for a long time at high temperature and the manufacturing method for forming the apparatus at low heat-treating temperature matching an IC process. CONSTITUTION: When polysilicon is formed on the main surface of a P-type silicon substrate 17, the P-type silicon substrate 17 is held at 575° C or lower (the specified temperature where tensile stress is generated in the polysilicon). Thereafter, a beam-shaped movable electrode 24 is formed by partially etching out the formed polysilicon. Thereafter, heat treatment is performed for the P-type silicon substrate 17 at 950° C (the temperature where the tensile stress generated in the polysilicon in film formation is alleviated until the temperature becomes substantially zero, and the temperature where the diffusion of impurities introduced into the P-type polysilicon substrate 17 is substantially suppressed). In this way, the semiconductor acceleration sensor having the beam-shaped part and the movable part comprising the polysilicon having the less residual stress, whose crystal-particle diameter is 100 nm or less, is obtained.

PURPOSE: To provide the semiconductor dynamic-quantity sensor



[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision

【物件名】

甲第6号証

(19)日本国特許庁(JP)

四公開特許公報(A)

FΙ

(11)特許出顧公開番号

特開平7-231103

(43) 公開日 平成7年(1995) 8月29日

(51) Int. C1. 6

識別記号 庁内整理番号

H01L 29/84

技術表示箇所

G 0 1 P 15/125

B 8932-4M

【添付書類】

13

審査請求 未請求 請求項の数9

OL

(全13頁)

(21)出顧番号

特面平6-320622

平成6年(1994)12月22日

(31) 優先権主張番号 特額平5-326596 (32)優先日

(22)出顧日

平5(1993)12月24日

(33)優先権主張国

日本(JP)

日本電裝株式会社

愛知県刈谷市昭和町1丁目1番地

(72)発明者 加納 一彦

(71)出顧人 000004260

爱知県刈谷市昭和町1丁目1番地 日本電装

株式会社内

(72) 発明者 竹内 幸裕

愛知県刈谷市昭和町1丁目1番地 日本電装

株式会社内

(74)代理人 弁理士 碓氷 裕彦


(54) 【発明の名称】半導体力学量センサ装置及びその製造方法

(57)【要約】

(修正有)

【目的】 高温で長時間の熱処理をすることなく紫状部 の残留応力を低減できる構造の半導体力学量センサ装置 及びそれをICプロセスと整合性のとれる低い熱処理温 度で形成する製造方法を提供する。

【構成】 P型シリコン基板17の主表面上にポリシリ コンを形成する際に、575℃以下(ポリシリコンに引 っ張り応力を生じさせる所定の温度)でP型シリコン基 板17を保持する。しかる後、形成したポリシリコンを 部分的にエッチング除去することにより染形状の可動電 極24を形成する。さらにしかる後、950℃(成膜時 にポリシリコンに生じた引っ張り応力を実質的に零とな るまで緩和する温度であり、且つ、P型シリコン基板1 7に導入した不純物の拡散を実質的に抑止する温度)で もってP型シリコン基板17に対して熱処理を行う。こ れにより、結晶粒径が100mm以下で残留応力の少な いポリシリコンから成る架状部及び可動部を有する半導 体加速度センサを得る。



(2)

特開平7-231103

【特許請求の範囲】

【請求項1】 基板主要面上に多結晶シリコンを形成す る第1の工程と、

この多結晶シリコンを部分的にエッチング除去し架形状 の可動部を形成する第2の工程とを備え、外力の作用に 伴う前記可動部の変位に基づいてこの外力を検出するよ うにした半導体力学量センサ装置であって、

この半導体力学量センサ装置は、外力を検出し信号を出 力する外力検出部とこの外力検出信号を処理するMOS FETからなる制御回路とを少なくとも同一の基板表面 10 【請求項7】 前配第2の工程における基板の設定温度 上に形成して製造されるものであって、

前配第1の工程の際に、多結晶シリコンに引っ張り応力 を生じさせる所定の温度で前配基板を保ちつつ前配多緒 **基シリコンを形成し、前記第2の工程の後に、さらに前** 配多結晶シリコンに生じた引っ張り応力を実質的に零と なるまで緩和すると共に前記MOSFETとして前配基 板に導入した不純物の拡散を実質的に抑止する担度でも って前配基板に対して熱処理を行う第3の工程を行うこ とを特徴とする半導体力学量センサ装置の製造方法。

【請求項2】 前記第1の工程における基板の設定退度 20 を575℃以下とすることを特徴とする請求項1に記載 の半導体力学量センサ装置の製造方法。

【請求項3】 前配第1の工程における基板の設定温度 を570℃とし、且つ前記第3の工程における基板に対 する熱処理温度を950℃とすることを特徴とする請求 項1に記載の半導体力学量センサ装置の製造方法。

【請求項4】 前配外力検出部と前配制御回路とを構成 する各種部材のうち、少なくとも前記基板主表面に対し て重量位置関係が共通であると共に同一の材料で構成さ れる部材は、前配基板主表面上において選択的に同一の 30 工程にて形成される贈求項1に記録の半導体力学量セン サ装置の製造方法。

【請求項5】 基板主表面上に絶縁膜を形成する第1の

この絶録膜上の多結晶シリコンを形成する第2の工程

この多結晶シリコンを部分的にエッチング除去して梁状 部を形成する第3の工程と、

この梁状部の下の前配絶縁膜を犠牲層としてエッチング することにより架構造体を形成する第4の工程とを偏 え、前記架構造体は外力の作用に伴い自在に変位する可 動部を有し、この可動部の変位に基づいてこの外力を検 出するようにした半導体力学量センサ装置の製造方法で あって.

この半導体力学量センサ装置は、前配梁構造体とこの梁 構造体からの外力検出信号を処理するMOSFETから なる制御回路とを少なくとも同一の基板主表面上に形成 して製造されたものであって、

前配第2の工程の際に、多結晶シリコンに引っ張り応力 を生じさせる所定の温度で前配基板を保ちつつ前配多結 50 を形成し、加速度に伴う可動電極-固定電極間の静電容

晶シリコンを形成し、その後の第4の工程までに前記多 結晶シリコンに生じた引っ張り応力を実質的に零となる まで緩和すると共に前配MOSFETとして前配基板に 導入した不純物の拡散を実質的に抑止する型度でもって 前記基板に対して熱処理を行う第5の工程を行うことを 特徴とする半導体力学量センサ装置の製造方法。

【請求項6】 前配第2の工程における基板の設定温度 を575℃以下とすることを特徴とする請求項5に記載 の半導体力学量センサ装置の製造方法。

を570℃とし、且つ前記第5の工程における基板に対 する熱処理温度を950℃とすることを特徴とする請求 項5に記載の半導体力学量センサ装置の製造方法。

【請求項8】 前配架構造体と前配制御回路とを構成す る各種部材のうち、前配基板主表面に対して重量位置関 係が共通であると共に同一の材料で構成される部材は、 前記基板主表面上において少なくとも同一の工程にて形 成される請求項5に記載の半導体力学量センサ装置の製

【請求項9】 基板に形成され外力の作用に伴って変位 する可動部を備える梁標造体を有し、この可動部の変位 を電気的出力に変換することで外力を検出する半導体力 学量センサ装置であって、

前配可動部および架構造体は多結晶シリコンからなり、 その結晶粒径が100nm以下であることを特徴とする 半導体力学量センサ装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は変位自在な可動部を有す る半導体力学量センサ装置に係わり、特に自動車などの 移動体の車体制御、エンジン制御、エアバック制御等に 好適な半導体力学量センサ装置及びその製造方法に関す **ふものである。**

[0002]

【従来の技術】従来、薄膜染構造を有し、外力(加速度 センサ等)を検出する力学量センサ装置として、圧電効 果を利用した圧電式、差動トランスを利用した磁気式、 あるいは半導体式でシリコンの微細加工技術を駆使した 半導体歪ゲージ式や静電容量式、MISFET型等のも のが広く知られている。この中で低加速度レベル、低周 波数レベルを精度良く検出でき、安価で大量生産に適し ている方式として半導体式は最も有望視されている。そ して、半導体式においては、小型化の要求のもとにその 可動部の薄膜化は必然とされている。

【0003】このような薄膜染精造を有する半導体力学 量センサ装置の従来例として、SAE910496に示 されたものがある。図20はその半導体力学量センサ装 置を示す関である。これは、シリコン基板上に表面マイ クロマシニング技術を用いて多結晶シリコンで可動電極

特開平7-231103

量変化で加速度を検出するようにしたものである。 [0004]

【発明が解決しようとする課題】しかしながら、図20 に示したような両持ち架状部を持つ構造は、製造時にお いて残留応力(特に圧縮応力)により、構造体が本来設 計した形状から変形してしまうという問題がある。多結 晶シリコンの残留応力は、高温で長時間の熱処理(アニ ール)によりある程度まで低減することはできるが、 I Cプロセスと整合性が取れなくなるという問題がある。 すなわち、小型化等のために同一基板上に上配半導体力 10 学量センサ装置とMOSFET等から成る他の制御回路 (半導体力学量センサ装置の検出回路等) を形成しよう とした場合、あまり高温で熱処理するとMOSFETと して基板に導入した不純物が熱によって拡散してしま い、特性が変わってしまうという問題があった。また時 間的にも無駄が多くなって生産性の低下にもなってしま い、実用的ではなかった。

【0005】そこで本発明の目的は、高温で長時間の熱 処理をすることなく梁状部の残留応力を低減できる構造 の半導体力学量センサ装置及びそれをICプロセスと整 20 合性のとれる低い熱処理温度で形成する製造方法を提供 することにある。

[0006]

【課題を解決するための手段】上記目的を達成するため に成された請求項1記載の発明である半導体力学量セン サ装置は、基板主表面上に多結晶シリコンを形成する第 1の工程と、この多結晶シリコンを部分的にエッチング 除去し梁形状の可動部を形成する第2の工程とを備え、 外力の作用に伴う前記可動部の変位に基づいてこの外力 を検出するようにした半導体力学量センサ装置であっ て、この半導体力学量センサ装置は、外力を検出し信号 を出力する外力検出部とこの外力検出信号を処理するM OSFETからなる制御回路とを少なくとも同一の基板 表面上に形成して製造されるものであって、前配第1の 工程の際に、多結晶シリコンに引っ張り応力を生じさせ る所定の温度で前配基板を保ちつつ前配多結晶シリコン を形成し、前記第2の工程の後に、さらに前記多結晶シ リコンに生じた引っ張り応力を実質的に零となるまで級 和すると共に前配MOSFETとして前配基板に導入し た不純物の拡散を実質的に抑止する温度でもって前配基 板に対して熱処理を行う第3の工程を行うことを特徴と している。

【0007】また、請求項2に記載の発明によれば、請 求項1において、前配第1の工程における基板の設定温 度を575℃以下とし、請求項3によれば、請求項1に おいて、前記第1の工程における基板の設定温度を57 0℃とし、且つ前配第3の工程における基板に対する熱 処理温度を950℃とし、請求項4によれば、請求項1 において、前配外力検出部と前配制御回路とを構成する 各種部材のうち、少なくとも前記基板主表面に対して重 50 が部分的にエッチング除去されて発形状の可動部が形成

昼位置関係が共通であると共に同一の材料で構成される 部材は、前記基板主表面上において選択的に同一の工程 にて形成される。

【0008】また上記目的を達成するために成された請 求項5記載の発明である半導体力学量センサ装置の製造 方法は、基板主表面上に絶縁膜を形成する第1の工程 と、この絶縁膜上の多結晶シリコンを形成する第2の工 程と、この多結晶シリコンを部分的にエッチング除去し て柴状部を形成する第3の工程と、この梨状部の下の前 記絶縁膜を犠牲層としてエッチングすることにより架構 遺体を形成する第4の工程とを備え、前配架構造体は外 力の作用に伴い自在に変位する可動部を有し、この可動 部の変位に基づいてこの外力を検出するようにした半導 体力学量センサ装置の製造方法であって、この半導体力 学量センサ装置は、前配架構造体とこの架構造体からの 外力検出信号を処理するMOSFETからなる制御回路 とを少なくとも同一の基板主表面上に形成して製造され たものであって、前配第2の工程の際に、多結晶シリコ ンに引っ張り応力を生じさせる所定の温度で前配基板を 保ちつつ前配多結晶シリコンを形成し、その後の第4の 工程までに前記多結晶シリコンに生じた引っ張り応力を 実質的に零となるまで緩和すると共に前配MOSFET として前記基板に導入した不純物の拡散を実質的に抑止 する温度でもって前記基板に対して熱処理を行う第5の 工程を行うことを特徴としている。

【0009】また、請求項6に配載の発明によれば、請 求項5において、前記第2の工程における基板の設定温 度を575℃以下とし、請求項7によれば、請求項5に おいて、前記第2の工程における基板の設定温度を57 0℃とし、且つ前配第5の工程における基板に対する熱 処理温度を950℃とすることを特徴とし、請求項8に よれば、請求項5において、前配架構造体と前配制御回 路とを構成する各種部材のうち、前配基板主表面に対し て重要位置関係が共通であると共に同一の材料で構成さ れる部材は、前配基板主表面上において少なくとも同一 の工程にて形成される。

【0010】また、請求項9によれば、本発明において 製造される半導体力学量センサ装置の可動部および架構 造体は多結晶シリコンからなり、その結晶粒径が100 nm以下であることを特徴としている。なお、本発明に おいて、可動部に作用する外力とは、実施例に示される 加速度の他に、各種圧力、静電気力、電磁気力など可動 部が変位可能なあらゆる力を示す。

[0011]

【作用及び発明の効果】上配のように成された請求項1 記載の発明によれば、基板主表面上に多結晶シリコンが 形成される(第1の工程)際に、多結晶シリコンに引っ 張り応力を生じさせる所定の温度で基板が保たれつつ多 結晶シリコンが形成され、そして、この多結晶シリコン

された (第2の工程)後に、多結晶シリコンに生じた引 っ張り応力が実質的に零となるまで緩和されると共に、 MOSFETとして基板に導入した不純物の拡散が実質 的に抑止される退度でもって基板に対して熟処理が行な われる(第3の工程)。これにより、高温で長時間の熱 処理をすることなく梨状部の残留応力を低減できる構造 の半導体力学量センサ装置が得られ、ICプロセスと整 合性のとれる低い熱処理温度で半導体力学量センサ装置 が製造可能となる。

の設定温度を575℃以下としたり、また、第1の工程 における基板の設定温度を570℃としてポリシリコン を成膜し、且つ第3の工程における基板に対する熱処理 温度をICプロセスと整合のとれる950℃とすること が好適である。上記にような製造方法により、多結晶シ リコンからなる可動部および契構造体は、その結晶粒径 が100 n m以下とすることができ、梁状部の残留応力 を実質者にすることができる。

[0013]

【実施例】以下、この発明を具体化した一実施例を図面 20 に従って説明する。図1は半導体プロセスによって製造 され、例えば加速度の作用に伴って変位する両持ち染状 部を有する半導体力学量センサ装置の平面図を示す図で ある。又、図2は図1のA-A断面を示し、図3は図1 のB-B断面を示す。

【0014】P型シリコン基板1上には絶縁膜2が形成 され、絶縁膜2はSiOz, SisNa 等よりなる。 又、P型シリコン基板1上には、絶縁膜2の無い長方形 状の領域、即ち、空隙部3が形成されている(図1参 服)。絶歳膜2の上には、空隙部3を架設するように両 30 持ち梁構造の可動電極4 (可動部) が配置されている。 この可動電極4は帯状にて直線的に延び、結晶粒径が約 50nmのポリシリコン (多結晶シリコン) よりなる。 又、絶縁膜2によりP型シリコン基板1と可動電極4と が絶縁されている。

【0015】尚、可動電極4の下部における空隙部3 は、絶縁膜2の一部が犠牲層としてエッチングされるこ とにより形成されるものである。この犠牲層エッチング の際には、エッチング液として、可動電極4 がエッチン グされず、犠牲層である絶縁膜2がエッチングされるエ 40 ッチング液が使用される。又、絶縁膜2上には層間絶縁 膜5が配置され、その上にはコンタクトホール7を介し て可動電極4と電気的接続するためのアルミ配線6が配 置されている。

【0016】図3において、P型シリコン基板1上にお ける可動電極4の両側には不純物拡散層からなる固定電 極8, 9が形成され、この固定電極8, 9はP型シリコ ン基板1にイオン注入等によりN型不純物を導入するこ とによって形成されたものである。又、図1に示すよう 10, 11が形成され、配線10, 11はP型シリコン 基板1にイオン注入等によりN型不純物を導入すること によって形成されたものである。そして、固定電極8と 配線10、固定電極9と配線11とはそれぞれ電気的に 接続されている。

【0017】さらに、配線10はコンタクトホール12 を介してアルミ配線13と電気的に接続されている。 又、配線11はコンタクトホール14を介してアルミ配 繰15と電気的に接続されている。そして、アルミ配線 【0012】なお、このときの第1の工程における基板(10)13,15及び6は外部の電子回路と接続されている。 又、図3に示すように、P型シリコン基板1における固 定電極8, 9間には、反転層16が形成され、同反転層 16は可動電極(両持ち染)4に電圧を印加することに より生じたものである。

> 【0018】次に、このように構成した半導体力学量セ ンサ装置の製造工程を図4~図13を用いて説明する。 ここで、図面の左側にセンサ、右側には処理回路に必要 なトランジスタの工程(『Cプロセス)を示す。図4に 示すように、P型シリコン基板17を用意し、フォトリ ソ工程を経て、イオン注入等によりセンサやトランジス タのソース・ドレインの配給部分となるN型拡散層1 8. 19. 20. 21を形成する。

【0019】そして、図5に示すように、その一部が懐 性層となる絶縁膜22をセンサ作製部に形成する。尚、 このとき、基板全体に絶縁膜22を成膜し後からトラン ジスタ作製部上の絶縁膜を除去してもよい。さらに、図 6に示すように、ゲート酸化によりトランジスタ作製部 分上にゲート酸化膜23を形成する。

【0020】次に、P型シリコン基板17を570℃-定に保ち、ポリシリコンをLPCVD等により成膜す る。この時、SiHaは80sccmであり、デポ圧は 167mtooェであった。その後図7に示すように、 フォトリソ工程を経てドライエッチ等でセンサの可動電 極24及びトランジスタのゲート電極25をパターニン グする。

【0021】そしてこの後、P型シリコン基板17に対 して950℃の温度で3時間、不活性ガス雰囲気中にお いてアニールする。図15はアニール温度に対する残留 応力の関係を示す図である。図のように基板温度570 ℃でポリシリコンを成膜すれば、950℃という低い熱 処理温度でポリシリコン内の残留広力をほぼ 0 付近まで 低減することができるが、基板温度580℃ (Si H4:80sccm, デポ圧:184mtoor) では ICプロセスに影響しない熱処理提摩(950℃)では 残留応力をさほど低減できず、また例え高温熱処理でも その残留応力を0付近まで近づけることはできないこと が分かる。なお製作条件でデポ圧に若干の違いがある が、この工程においてデポ圧の差は殆ど問題とならな 63.

に、P型シリコン基板1には不純物拡散層からなる配線 50 【0022】図16は570℃でポリシリコンを成膜し

特別平7-231103

た後の図7中の領域Cを観察したTEM写真であり、図 17はそれを950℃×3時間のアニールを施した後の TEM写真である。また図18は580℃でポリシリコ ンを成膜した後のTEM写真であり、図19はそれを1 150℃×3時間のアニールを施した後のTEM写真で ある。このように基板温度を570℃としてポリシリコ ンを成膜すれば、950℃という低い熱処理温度でその 結晶粒径を50mm以下にすることができ、ポリシリコ ン内の残留応力をほぼ0(零)付近まで低減することが できるが、基板温度を580℃で成膜したポリシリコン 10 に、N型拡散層からなるセンサの固定電極31,32、 **腠は、1150℃という高い温度の熱処理においても残** 留応力をほぼ0付近に低減することはできない。これは 基板温度を570℃としてポリシリコンを成膜して結晶 粒径を100nm以下(本実施例では約50nm)とす ることで、ポリシリコンの単位体積における結晶粒界

(結晶と結晶の間の隙間) の体積が多くなり、熱処理に よるポリシリコンの伸縮を緩和し易くなるためであると 思われる。

【0023】なお、前述のように學状部に用いられるポ リシリコンの残留応力は、0付近にすることが望ましい 20 が、強いて言えば圧縮応力が残るよりも引っ張り応力が 残るほうが好ましい。これは、圧縮応力の場合は構造体 の長さが長くなると座屈変形が起こるのに対し、引っ張 り応力の場合は構造体が座屈して変形することがないか ちである。従って、熟処理の施しも圧縮応力が残ってし まう580℃よりも950℃以下の熱処理温度で引っ張 り応力となる570℃の方が好ましい。

【0024】図14にはポリシリコンの成膜温度を種々 変更した場合に、いかなる応力が成膜時に発生するかを 示す。図によると成膜温度が570℃および575℃に 30 おいて発生する応力は引っ張り応力であり、580℃、 590℃、600℃、および610℃において発生する 応力は圧縮応力であることが分かる。また、560℃に おける応力は引っ張り応力であり、おおよそ200MP a~300MPaの間にあることが分かっている。図で は560℃における応力を推定し、その推定値を破線に より示す。また、成膜温度が575℃と580℃の間で 生ずる応力は0(零)になる点を境界にして不安定なも のとなっており、この範囲においては成膜時に圧縮応力 が発生する可能性があることになる。

【0025】よって図14より明白なように、確実に成 膜時の応力を引っ張り応力とするには、成膜温度を57 5℃以下とすることが必要である。このような温度に設 定して成蹊時に引っ張り応力を生じさせ、後工程の熱処 理においてこの引っ張り応力を実質的に零となるまで被 和させるようにすれば、その間に構造体が座屈して変形 することがない。

【0028】なお、図14および図15は、同じ装置を 用いた結果を示している。引き続き、図8に示すよう

めに、フォトリソ工程を経て絶縁膜22に可動電極24 に対して自己整合的に開口部26、27を形成する。 又、トランジスタのソース・ドレインを形成するため ·に、フォトリソ工程を経てレジスト28により開口部2 9.30を形成する。

【0027】さらに、絶縁膜22及びレジスト28の開 口部26, 27、レジスト28の開口部29, 30から 可動電極24、ゲート電極25に対して自己整合的にイ オン注入等によって不純物を導入して、図9に示すよう トランジスタのソース・ドレイン領域33、34を形成 する。

【0028】次に、図10に示すように、可動電極2 4、ゲート電極25とアルミ配線を電気的に絶縁するた めの層間絶縁膜35を成膜する。そして、図11に示す ように、層間絶縁膜35に配線用拡散層18,19,2 0.21とアルミ配線を電気的に接続するためのコンタ クトホール36, 37, 38, 39をフォトリソ工程を 経て形成する。

【0029】さらに、図12に示すように、電極材料で あるアルミニウムを成膜して、フォトリソ工程を経てア ルミ配線40,41,42,43等を形成する。そし て、図13に示すように、層間絶縁膜35の一部と絶縁 膜22の一部である犠牲層をエッチングする。このよう にして、トランジスタ型半導体の力学量センサ装置の製 作工程が終了する。

【0030】なお、本実施例において基板温度570℃ でポリシリコンを形成することにより、950℃という 低い熱処理温度でポリシリコン内の残留応力をほぼ0付 近まで低減できるが、これにより予めP型シリコン基板 に導入されたN型の不純物拡散層18, 19, 20, 2 1等が熱によって他の領域に拡散してしまうということ がなくなった。従って本実施例のように同一基板上に半 導体力学量センサ装置(左側)とその処理回路(右側) を形成することができる。また、本実施例ではアニール 時間を3時間としたが、これよりも短時間の熱処理でも ポリシリコンの結晶粒径を100ヵm以下、すなわち残 留応力の低減を達成することができる。なお本実施例で はアニールをエッチングによる梁状部形成の次工程で行 ったが、ポリシリコンの成膜工程から関12の電極形成 工程までの間であれば、どこで行っても良い。

【0031】以上のように形成したポリシリコン梁状部 を有する半導体力学量センサ装置の作動を、図3を用い て説明する。可動電極4とシリコン基板1との間及び固 定電極8, 9間に電圧をかけると、反転層16が形成さ れ、固定電極8,9間に電流が流れる。本半導体力学量 センサ装置が加速度を受けて、図中に示す2方向(基板 に垂直方向) に可動電極4が変位した場合には電界強度 の変化によって反転層16のキャリア濃度が増大し電流 に、N型拡散層からなるセンサの固定電極を形成するた 50 が増大する。このように本半導体力学量センサ装置は電 (6)

特関平7-231103

9

流量の増減で加速度を検出することができる。

【0032】このように本実施例では、P型シリコン基板17(半導体基板)の主表面に絶縁膜22(犠牲層)を形成し、その後P型シリコン基板17を570℃一定に保ちながら絶縁膜22(犠牲層)上にポリシリコン(多結晶シリコン)を成膜した。そして、このポリシリコンを部分的にエッチング除去し、架形状の可動電極24を形成し、不活性ガス雰囲気中で950℃3時間のアニールを行った。そして、可動電極24に対し自己整合的にP型シリコン基板17(半導体基板)に不純物を拡10散して可動電極24の両側において固定電極31、32を形成し、可動電極24の下の絶縁膜22(犠牲層)をエッチング除去した。

【0033】その結果、図1~3に示すように、P型シリコン基板1(半導体基板)と、P型シリコン基板1 (半導体基板)の上方に所定の間隔を隔てて配置された、結晶粒径が約50nmのポリシリコンから成る契構造の可動電極4と、P型シリコン基板1(半導体基板)における可動電極4の両側に可動電極4に対し自己整合的に形成された不純物拡散層よりなる固定電極8,9と20を備え、加速度の作用に伴う可動電極4の変位によって生じる固定電極8,9間の電流の変化(増減)で加速度を検出するようにした。

【0034】このように、緊状部を形成するために、予め機性層を成蹊した後にポリシリコンを成膜し、緊形状を形成した後に機性層をエッチングで除去した。ここで、一般的に犠牲層とは可動部を形成するために、最終的に除去消失させることを目的として予め形成する薄膜層のことをいう。よって、固定電極と可動電極の間の空隙のばらつきを低減させることが可能となる。一般的に入りでは例するため、同様に電流も空隙の大きさに反比例する。本実施例は空隙の大きさを犠牲層の膜厚で制御するものであり、その方法による膜厚制御性が良好なため、固定電極間の電流の値の制御性を著しく向上させることができる。ここで、ポリシリコンの成膜基板温度を570℃とすることで引っ張り応力側に残留広力値を保持できる。

【0035】さらに、可動電極を形成するビームに対して垂直方向に相対するシリコン基板に一対の固定電極を 40 設け、その固定電極間に電流を生じさせ可動電極の変位によりその電流を変化させるトランジスタ構造とした。よって、固定電極間の電流変化から可動電極の変位を検出し加速度を測定することができる。トランジスタでは通常ゲート(ここでは可動電極に相当する)電圧を変化させることによりドレイン電流を変化させているが、ゲートと基板間のギャップを変化することでも反転層のキャリア濃度が変わるためドレイン電流が変化する。従って、本実施例では、加速度を受けた可動電極の変化を固定電極間の電流量で輸出することができる。 競無検出が 50

可能になったことにより、容量検出方式で必要であった 大きな電極面積が不必要となり、センサの小型化が著し く向上する。

10

【0036】さらに、上記の二つの固定電極が可動電極となる架の形状を形成した後に自己整合的に形成する拡散層で構成するようにした。このような方法は可動電極となる架の形状を形成し、シリコン基板上で固定電極となる部分の上の犠牲層を窓開けした後、固定電極となる部分にイオン注入法で不純物を導入することで容易に違成できる。よって、可動電極を常に固定電極関の中央部に形成することが容易に可能となり、製作プロセスでの位置合わせ精度を向上させることができる。

【0037】又、これらは全てIC作製プロセスそのもの及び流用であるが、本実施例では950℃という低い熱処理温度で残留応力ほぼ0とできるため、IC作製プロセスの中で同時にセンサ構造体の形成ができ、回路との一体化が著しく容易に可能になるとともに低コスト化が実現できる。よって、小型化等のために同一基板上に加速度検出部とMOSFET等からなる他の制御回路

(加速度検出部の検出回路等)を形成しようとした場合、MOSFETとして基板に導入した不純物が熱によって拡散するのを抑止することも同時にできることになる。これは、小型化の要求が強い昨今の半導体技術において極めて有効である。

【0038】つまり、同一基板面積で回路規模を大きくしようとすれば沢山の回路が必要となるが、その分MOSFETのゲート長等を小さくすることになる。この場合、例えばゲート長が1μm以下のものも必然的に形成される。この程度のMOSFETにおいて基板に導入した不純物は、従来実施していたような高温での処理における拡散が避けられず、この場合の本願発明の適用は極めて有効であるといえる。

【0039】なお、本実施例においては梁状部が2本からなる両持ち梁構造の半導体力学量センサ装置を用いて説明したが、本発明においてはこれに限られた訳ではなく、図20の4本の架状部でも構わないし、静電容量型半導体力学量センサ装置でも構わない。すなわち本発明はポリシリコンから成る梁状部または可動部(電極部を含む)を有する半導体力学量センサ装置であれば、他の構成はどのようなものでも良い。

【0040】また、本発明において、可動部に作用する 外力とは、上記実施例に示される加速度の他に、各種圧力、静電気力、電磁気力など可動部が変位可能なあらゆる力を示す。

【図面の簡単な説明】

【図1】本発明の一実施例である半導体力学量センサ装置を示す平面図である。

【図2】図1に示した半導体力学量センサ装置のA-A 断面図である。

定電框間の電流量で検出することができる。電流検出が 50 【図3】図1に示した半導体力学量センサ装置のB-B

(7)

特開平7-231103

断面図である。

【図4】図1に示した半導体力学量センサ装置の製造工 程を示す断面図である。

【図5】図1に示した半導体力学量センサ装置の製造工 程を示す断面図である。

【図6】図1に示した半導体力学量センサ装置の製造工 程を示す断面図である。

【図7】図1に示した半導体力学量センサ装置の製造工 程を示す断面図である。

【図8】図1に示した半導体力学量センサ装置の製造工 10 【図20】従来の静電容量型半導体力学量センサ装置を 程を示す断面図である。

【図9】図1に示した半導体力学量センサ装置の製造工 程を示す断面図である。

【図10】図1に示した半導体力学量センサ装置の製造 工程を示す断面図である。

【図11】図1に示した半導体力学量センサ装置の製造 工程を示す断面図である。

【図12】図1に示した半導体力学量センサ装置の製造 工程を示す断面図である。

【図13】図1に示した半導体力学量センサ装置の製造 20 工程を示す断面図である。

【図14】ポリシリコンの成膜温度に対する成膜時の発 生応力を示す図である。

【図15】アニール復度に対する残存応力の変化を示す

図である。

【図16】図1に示した半導体力学量センサ装置の領域 C断面のTEM写真である。

【図17】図1に示した半導体力学量センサ装置の領域 C断面のTEM写真である。

【図18】図1に示した半導体力学量センサ装置の領域 C断面のTEM写真である。

【図19】図1に示した半導体力学量センサ装置の領域 C断面のTEM写真である。


示す斜視図である。

【符号の説明】


- 1 P型シリコン基板(基板)
- 4 可動電極(梁状部、可動部、検出手段、多結晶シリ コン)
- 8 固定電極(検出手段)
- 9 固定電極(検出手段)
- 17 P型シリコン基板 (基板)
- 22 絶縁膜(犠牲層)
- 24 可動電極(桑状部、可動部、検出手段、多結晶シ リコン)
 - 31 固定電極(検出手段)
 - 32 固定電極(検出手段)

[図1]


[图3]



[図2]





[図4]




(8)


特開平7-231103








【図6】














[図11]









(9)

特開平7-231103


[図14]



[図16]




[20]




(10)

特開平7-231103

[國17]




[図18]




(11)

特開平7-231103

[1319]




【手続補正書】 【提出日】平成7年1月12日 【手統補正1】 【補正対象書類名】図面 【楠正対象項目名】図16 【補正方法】変更 【補正內容】 [図16]



【手続補正2】 【補正対象書類名】図面 【補正対象項目名】図17 【補正方法】変更

(12)

特開平7-231103



【手統補正3】 【補正対象書類名】図面 【補正対象項目名】図18 【補正方法】変更 【補正内容】

[図18]


Si-substrate

【手統補正4】 【補正対象書類名】図面 【補正対象項目名】図19 【補止方法】変更 【補正内容】 【図19】

1

(13)

特開平7-231103



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
D BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
FADED TEXT OR DRAWING
BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
OTHER:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.